Beschleunigung der ereignisgesteuerten Logiksimulation

Inhaltlich unver nderte Neuauflage. Die Verifikation beim digitalen Schaltungsentwurf erfolgt blicherweise mittels ereignisgesteuerter Simulation des Schaltungsmodells. Der Simula-tions-aufwand beeinflu t die Entwurfskosten wesentlich und steigt mit der Schaltungskomplexit t. Diese Arbeit pr sentiert einen neuen Ansatz zur Auf-wandsverminderung, der eine Steigerung der Simulationsgeschwindigkeit durch Reduzierung der Anzahl der w hrend der Simulation zu verarbeitenden Ereignisse erreicht. Diese Reduzierung basiert auf der Zusammenfassung von einerseits r umlich nah beieinander liegenden Schaltungselementen und ander-er-seits zeitlich nah beieinander liegenden Ereignissen. Die beiden be-schriebenen Verfahren sind unabh ngig von Verz gerungs- und Werte-modellierung und k nnen daher ohne Genauigkeitsverlust auf unter-schiedlichen Abstraktionsebenen des Entwurfs eingesetzt werden. Die Effektivit t der Verfahren ist f r die Gatterebene experimentell nachgewiesen, wobei eine durchschnittliche Geschwindigkeitssteigerung von ann hernd 50% erreicht wird. Das Buch richtet sich neben Wissenschaftlern an Anbieter und Entwickler von Entwurfs- und Simulations-Software sowie an Hardware-Entwickler.