Verbesserung der Code-Overlay-Leistung

Fortschritte in der Elektroniktechnologie und innovative Fertigungsverfahren haben die Halbleiterindustrie zu einer umfassenden Miniaturisierung und einer immer st rkeren Integration des Chipdesigns veranlasst. Eine Folge dieser anhaltenden Entwicklung sind die steigenden relativen Kosten f r den Zugriff auf Komponenten au erhalb des Chips, wobei der externe Speicher einer der Hauptverursacher ist. In eingebetteten Systemen und Anwendungen, bei denen Stromverbrauch und Kosten u erst entscheidende Faktoren sind, hat sich der Einsatz von On-Chip-Scratch-Pad-Memories (SPMs) als gute Alternative zu Caches erwiesen. SPMs sind in vielerlei Hinsicht effizienter als On-Chip-Caches, u. a. in Bezug auf Energieverbrauch, Verlustleistung, Geschwindigkeit, Fl che und zeitliche Vorhersagbarkeit. Gleichzeitig erfordern sie jedoch eine explizite Verwaltung auf Softwareebene. Insbesondere h ngt die Systemleistung von einem Overlay-Schema f r die Abbildung von Code und Daten auf die gr enbegrenzten SPMs ab. Es hat sich gezeigt, dass bei Anwendungen mit gro en Codegr en die Overlay-Kosten erheblich sind. Ziel dieser Arbeit ist die Bewertung und Implementierung von Pre-Fetching als Technik zur Leistungsverbesserung f r SPMs.