Ottimizzazione della potenza nei circuiti di instradamento FPGA

Il lavoro ottimizza la potenza delle SRAM 4T, 5T, 6T, 7T, 8T, 9T e 10T confrontando le loro configurazioni. Vengono proposte due modalit operative: modalit I e modalit II. Viene proposto un circuito di scrittura SRAM basato su 10T e vengono confrontate la potenza statica, la dissipazione di potenza statica e le metriche di prestazione come il prodotto del ritardo di potenza e il prodotto del ritardo di energia, utilizzando TANNER 7.0. In futuro sar implementato un circuito logico adiabatico e saranno ottenuti i risultati.