Modélisation et optimisation des algorithmes de cache

Lors du d veloppement de syst mes microprocesseur, les performances de tous les composants du dispositif con u sont d'une grande importance. L'un de ces syst mes est la RAM. Pour acc l rer l'acc s aux r gions de la m moire fr quemment utilis es, on a recours la mise en cache, qui consiste stocker les donn es dans une m moire suppl mentaire moins capacitive, plus rapide et plus co teuse. La vitesse globale de calcul d pend des algorithmes et des param tres qui d terminent le fonctionnement du cache. En outre, les syst mes informatiques modernes comportent plusieurs dispositifs de calcul fonctionnant simultan ment et produisant des acc s la m moire ind pendamment les uns des autres. Pour v rifier que les syst mes de cache con us sont corrects et que leurs param tres r pondent aux caract ristiques pr vues sans incarner le syst me con u dans le mat riel r el, on utilise l' mulation de mat riel logiciel. L'objectif de cet article est de concevoir et d'impl menter un syst me de cache pour un syst me multiprocesseur Intel(R) Platform Simulator(R). La principale exigence du syst me con u tait la possibilit de modifier certaines de ses parties ind pendamment les unes des autres.