Modelação e optimização de algoritmos de cache

Ao desenvolver sistemas de microprocessadores, o desempenho de todos os componentes do dispositivo que est a ser concebido de grande import ncia. Um desses sistemas o RAM. Para acelerar o acesso a regi es de mem ria frequentemente utilizadas, utilizado o cache - armazenamento de dados num armazenamento adicional menos capacitivo, mais r pido e mais dispendioso. A velocidade global de computa o depende dos algoritmos e par metros que determinam o funcionamento da cache. Al m disso, os sistemas inform ticos modernos t m v rios dispositivos inform ticos a funcionar simultaneamente e a produzir acessos mem ria independentemente uns dos outros. Para verificar a correc o dos sistemas de cache concebidos e a sua conformidade com as caracter sticas concebidas sem incorporar o sistema concebido no hardware real, utilizada a emula o de software do hardware. O objectivo deste documento conceber e implementar um sistema de cache para um sistema multiprocessador Intel(R) Platform Simulator(R). O principal requisito do sistema concebido era a flexibilidade de mudar algumas das suas partes independentemente umas das outras.