Desenho de DPLL usando Tecnologia CMOS

As PLL funcionam ajustando continuamente um oscilador de tens o ou corrente para corresponder (bloquear) fase e frequ ncia de um sinal de entrada. Um circuito chamado comparador de fase faz com que o VCO procure e bloqueie na frequ ncia desejada, que definida atrav s de um oscilador de tens o controlada. Quando a frequ ncia do VCO difere da frequ ncia de refer ncia, o comparador de fase produz uma tens o de erro. O la o digital de fase bloqueado (DPLL) um dos dispositivos mais importantes em quase todos os sistemas electr nicos. Este livro apresenta a concep o do DPLL utilizando tecnologia CMOS sub-micr nica de 45nm e implementado utilizando software de microvento 3.1. O software microvento 3.1 utilizado para conceber e simular um circuito integrado ao n vel da descri o f sica. O desempenho da DPLL tamb m observado para as diferentes frequ ncias de entrada vari veis e o resultado observado at marca. O intervalo de bloqueio para a DPLL e o tempo de bloqueio tamb m observado como esperado.