Améliorer les performances de la superposition des codes

Les progr s de la technologie lectronique et les processus de fabrication innovants ont conduit l'industrie des semi-conducteurs une miniaturisation pouss e et une int gration toujours plus pouss e de la conception des puces. L'une des cons quences de cette volution soutenue a t l'augmentation du co t relatif de l'acc s aux composants hors puce, la m moire externe tant l'un des principaux facteurs de cette volution. Dans les syst mes et applications embarqu s, o la consommation d' nergie et le co t sont des facteurs extr mement cruciaux, l'utilisation de m moires grattage sur puce (SPM) s'est av r e tre une bonne alternative aux caches. Les SPM sont plus efficaces que les caches sur puce dans un grand nombre d'aspects, notamment la consommation d' nergie, la dissipation d' nergie, les performances en termes de vitesse, la surface et la pr visibilit du temps. Cependant, ils impliquent en m me temps une gestion explicite au niveau du logiciel. En particulier, les performances du syst me d pendent du sch ma de superposition pour le mappage du code et des donn es sur les SPM de taille limit e. Il a t constat que pour les applications dont le code est de grande taille, le co t de la superposition devient significatif. Ce travail vise valuer et mettre en oeuvre le pr chargement comme technique d'am lioration des performances pour les SPM.