Ein zuverlässiges logisches Bist mit skalierbarem Ansatz

Wir schlagen einen neuartigen, skalierbaren Ansatz zur Verringerung der TE w hrend des At-Speed-Tests von sequentiellen Schaltungen mit scan-basiertem LBIST unter Verwendung des Launch-on-Capture-Schemas vor. Dies wird durch die Verringerung des Aktivit tsfaktors der CUT erreicht, indem die von der LBIST erzeugten Testvektoren f r sequenzielle ICs entsprechend modifiziert werden. Die Erzeugung eines signifikanten Leistungsabfalls (PD) w hrend des von Logic Built-In Self Test (LBIST) durchgef hrten At-Speed-Tests ist ein ernstes Problem f r moderne ICs.