Conversor de tempo para digital dedicado a aplicações ADPLL sem divisórias

O livro apresenta um novo conversor Time-to-Digital Converter (TDC) para todos os circuitos fechados de fase digital (ADPLL) capaz de atingir alta linearidade e ampla gama de entrada com c digo de sa da fracion rio normalizado. A topologia baseada em c lulas de atraso Pseudo diferencial estrel vel. Arbitra em formato Gated Ring Oscillator (GRO) de forma a prolongar o intervalo de tempo de medi o. desenvolvida uma unidade de normaliza o para libertar a calibra o da sa da e para medir erros de fase para aplica es ADPLL sem divisor. Conte do: 1) Um Acumulador de Fase Vari vel Avan ado com M nima Complexidade de Hardware Dedicado a Aplica es ADPLL. 2) Um conversor de tempo para digital de 15b, resolu o Sub-10ps, Oscilador Pseudo-Delay Ring Gateable Time-to-Digital para aplica es de RF de ampla gama. 3) Um novo TDC h brido baseado na arquitectura GRO-Pseudo-Delay com c digo fracion rio e detec o de amplo intervalo de tempo para ADPLL sem divisores. Lista completa de Autores: Sehmi Saad, Mongia Mhiri, Aymen Ben Hammadi e Kamel Besbes.