
A Practical Guide for SystemVerilog Assertions
Irwan Sie, Director, IC Design, ESS Technology, Inc.
"SystemVerilogAssertions is a new language that can find and isolate bugs early in the design cycle.
- Kirjailija
- Srikanth Vijayaraghavan, Meyyappan Ramanathan
- Painos
- 2005 ed.
- ISBN
- 9781489992796
- Kieli
- englanti
- Paino
- 310 grammaa
- Julkaisupäivä
- 4.12.2014
- Kustantaja
- Springer-Verlag New York Inc.
- Sivumäärä
- 334