Plate-forme reconfigurable pour la conception d'un filtre adaptatif destiné à débruiter l'ECG

Gr ce l'am lioration des capacit s et des performances et la diminution des co ts, les FPGA sont devenus une solution viable pour la fabrication de puces personnalis es et de dispositifs DSP programmables. L' limination du bruit d'errance de la ligne de base du signal de l' lectrocardiogramme (ECG) est un probl me tr s complexe. Dans le signal ECG, le bruit d'errance de la ligne de base d forme les segments de basse fr quence. Les informations relatives aux crises cardiaques sont entra n es partir du segment ST, il est donc tr s important d'avoir un signal ECG exempt de bruit. Ce travail de recherche pr sente la conception et la mise en oeuvre d'une architecture pour un filtre adaptatif bas sur la LMS afin de minimiser le bruit d'errance de la ligne de base, le bruit de la ligne lectrique et le bruit EMG haute fr quence du signal (ECG). Cette architecture est mise en oeuvre sur un FPGA utilisant la carte Spartan 3s400pq208-4 et le logiciel Xilinx system Generator (XSG). Les signaux exp riment s sont extraits de la base de donn es MIT-BIH et sont additionn s de diff rents bruits. L' limination efficace du bruit de la ligne de base, du bruit de la ligne lectrique et du bruit EMG haute fr quence est v rifi e et les observations sont not es pour obtenir le SNR souhaitable.