Digitaler Entwurf von SDRAM auf Verilog

Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die gro e Mengen an Speicher ben tigen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM k nnen extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herk mmliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zust nde manuell einf gen muss, um die Spezifikationen des Bausteins zu erf llen. Das Synchronisierungstiming h ngt von der DRAM-Geschwindigkeit ab und ist unabh ngig von der Systembusgeschwindigkeit. Diese Beschr nkungen der Synchronisation haben zur Entwicklung des SDRAM gef hrt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue M glichkeiten er ffnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz k nnen mit SDRAM im Vergleich zu herk mmlichem DRAM erzielt werden.