Conceção e implementação de uma unidade MAC de 64 bits baseada em FPGA

Atualmente, em VLSI, o tamanho, a pot ncia e a velocidade da tecnologia s o os principais constrangimentos conce o de quaisquer circuitos. Nos multiplicadores normais, o atraso ser maior e o n mero de c lculos tamb m ser maior. Por esse motivo, a velocidade dos circuitos concebidos com multiplicadores normais ser baixa e consumir mais energia. Este livro descreve a unidade de multiplica o e acumula o utilizando o multiplicador v dico e as portas l gicas revers veis DKG. O multiplicador v dico concebido utilizando o sutra Urdhava Triyagbhayam e a conce o do somador feita utilizando a l gica revers vel para efetuar opera es de alta velocidade. As portas l gicas revers veis s o tamb m uma limita o essencial para o promissor dom nio da computa o qu ntica. O multiplicador Urdhava Triyagbhayam utilizado para a fun o de multiplica o, a fim de reduzir os produtos parciais no processo de multiplica o e obter um concerto elevado e uma rea menor. A l gica revers vel utilizada para obter menos pot ncia. O MAC concebido com c digo Verilog, a simula o e a s ntese s o efectuadas no compilador RTL da Xilinx e implementadas na placa FPGA Spartan 3e.