Análise de várias estruturas DCVSL e implementação de um somador completo

A l gica de comuta o de tens o em cascata diferencial (DCVSL) uma t cnica de circuito CMOS que apresenta vantagens potenciais em rela o l gica NAND/NOR convencional em termos de dissipa o de energia, atraso do circuito, densidade de disposi o e flexibilidade l gica. Neste documento, apresentada uma compara o pormenorizada de todas as estruturas DCVSL, incluindo a implementa o do circuito Full Adder com a ajuda dessas estruturas DCVSL, que inclui a DCVSL est tica, a DCVSL din mica e a DCVSL modificada. A an lise do desempenho efectuada na tecnologia CMOS de 90nm da Cadence Virtuoso. A an lise de todas estas estruturas DCVSL seguida da implementa o do Full Adder. Os somadores s o os blocos de constru o dos sistemas inform ticos. Os sistemas inform ticos digitais utilizam amplamente opera es aritm ticas. A adi o uma opera o aritm tica necess ria, que tamb m a raiz de uma opera o aritm tica como a multiplica o. Do mesmo modo, adicionando outra porta XOR, a c lula somadora de base pode ser modificada para funcionar como sub-trator, que pode ser utilizado para a divis o. Por conseguinte, a c lula somadora de 1 bit o bloco final e simples de uma unidade aritm tica de um sistema. Assim, a c lula somadora b sica de 1 bit deve ser melhorada, tal como o desempenho dos circuitos digitais.