Optymalizacja wydajnosci w sieci na chipie

Rosnąca zlożonośc uklad w SoC (System-on-Chip) doprowadzila do wąskiego gardla systemu z powodu problem w ze skalowalnością systemu magistrali. Prowadzi to do spadku wydajności przyszlych uklad w SoC z bardziej zlożonymi obwodami wewnątrz nich. Siec na chipie (NoC) zostala zaproponowana jako jedno z rozwiązań mających na celu przezwyciężenie tych problem w, zwlaszcza w odniesieniu do komunikacji między wlasnościami intelektualnymi (IP) w chipie. Podstawy projektowania NoC obejmują wyb r topologii sieci, a zatem konieczna jest optymalizacja wydajności, aby zapewnic pelne wykorzystanie możliwości sieci. W związku z tym zaproponowano wielopoziomowe techniki partycjonowania sieci w celu uzyskania optymalnego projektu sieci w oparciu o jej wydajnośc. Wydajnośc sieci mierzona jest jej przepustowością, średnim rozmiarem kolejki, czasem oczekiwania i utratą danych. Technika ta jest stosowana w studium przypadku przy użyciu aplikacji wideo MPEG-4. Oczekuje się, że proponowana technika zwiększy wydajnośc NoC.