Convertisseur temps-numérique dédié aux applications ADPLL sans diviseur.

Ce livre pr sente un nouveau convertisseur temps-num rique (TDC) pour une boucle verrouillage de phase enti rement num rique (ADPLL) capable d'atteindre une lin arit lev e et une large gamme d'entr e avec un code de sortie fractionnaire normalis . La topologie est bas e sur des cellules retard pseudo diff rentiel d marrables. Elle arbitre dans un format d'oscillateur en anneau (GRO) afin d' tendre l'intervalle de temps de mesure. Une unit de normalisation est d velopp e pour calibrer librement la sortie et mesurer les erreurs de phase pour les applications ADPLL sans diviseur. Contenu: 1) Un accumulateur de phase variable am lior avec une complexit mat rielle minimale d di aux applications ADPLL. 2) Un convertisseur temps-num rique oscillateur en anneau 15b, r solution inf rieure 10ps, avec un pseudo-retard, pour une large gamme d'applications RF. 3) Un nouveau TDC hybride bas sur l'architecture GRO-Pseudo Delay avec un code fractionnel et une d tection de large gamme de temps pour ADPLL sans diviseur. Liste compl te des auteurs: Sehmi Saad, Mongia Mhiri, Aymen Ben Hammadi et Kamel Besbes.