Filtrage en boucle dans la norme HEVC émergente

Ce livre propose la conception et l'architecture d'un filtre de d blocage (DBF) qui supprime les artefacts de blocage dans le nouveau codage vid o haute efficacit (HEVC). Le DBF du HEVC utilise deux types de filtres, le filtre normal et le filtre fort. L'architecture des deux modes de filtrage est propos e dans cet ouvrage. Les m moires distribu es et les deux chemins de donn es augmentent le parall lisme et rendent l'architecture plus efficace. L'architecture propos e a d'abord t impl ment e dans MATLAB 2013(R), puis d crite en Verilog dans MODELSIM 10.2c(R) et enfin synth tis e dans Xilinx ISE Design Suite 14.5(R). L'architecture propos e est d crite par Verilog et impl ment e sur FPGA. L'architecture peut r aliser en temps r el le calcul de vid os 4k UHD 30fps en utilisant 46,65 millions d'horloges. Le nombre total de portes quivalentes de l'architecture propos e est de 11,4K pour l'impl mentation sur carte Virtex-4 et de 46K pour la carte Virtex-5.