Synthèse VHDL d¿architectures