Implementazione ASIC di FP-AU a bassa potenza con logica reversibile