Implementierung Einer Hochleistungsfähigen 32-Bit RISC Core Architektur