Implementação de Uma Arquitectura de Núcleo RISC de 32 Bits de Elevado Desempenho